This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PROGRAMMABLE DELAY GENERATOR AND APPLICATION CIRCUIT USING THE SAME

Patent Number:

JP11284497 1999-10-15

Publication date:

NOSAKA HIDEYUKI; MINAGAWA AKIRA; YAMAGUCHI AKIRA; YAMAGISHI AKIHIRO

Inventor(s): Applicant(s):

NIPPON TELEGR & TELEPH CORP < NTT>

Requested Patent:

JP11284497

Application Number: JP19990015495 19990125

Priority Number(s):

IPC Classification:

H03K5/135; H03K5/00; H03K5/04

EC Classification:

Equivalents:

JP3219068B2

Abstract

PROBLEM TO BE SOLVED: To provide a programmable delay generator, with which the control of a circuit constant can be dispensed with and the delay time of a fraction capable of setting both a numerator and a denominator can be generated with high accuracy, and a frequency synthesizer capable of generating a lowspurious output signal with no control.

SOLUTION: For this programmable delay generator, a threshold voltage generating circuit 20A for generating a threshold voltage Vk proportional to set data K and a ramp wave generating circuit 10A for generating a ramp wave voltage Vs proportional to set data S are provided in the same circuit configuration, the delay time of a fraction K/S is generated, and effects exerted upon the delay time by the circuit constants of both the circuits are canceled. In addition, the threshold voltage generating circuit 20A and the ramp wave generating circuit 10A are operated synchronously with an external clock. The frequency synthesizer uses such a programmable delay generator as a means for phase interpolation at a direct digital synthesizer. Furthermore, a multiplier, duty ratio converting circuit and PLL frequency synthesizer are enabled as the application circuit for the programmable delay generator.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-284497

(43)公開日 平成11年(1999)10月15日

(51) Int.Cl. ⁶		識別記号	FΙ			
H03K	5/135		H03K	5/135		
	5/00			5/04		
	5/04			5/00	F	
					М	
			審查	東京 有	請求項の数22	OL (全 26 頁)

(21)出願番号 特願平11-15495

(22)出願日 平成11年(1999) 1月25日

(31)優先権主張番号 特願平10-12728 (32)優先日 平10(1998) 1 月26日

(33)優先権主張国 日本(JP) (71)出願人 000004226

日本電信電話株式会社

東京都千代田区大手町二丁目3番1号

(72)発明者 野坂 秀之

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72) 発明者 皆川 晃

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72)発明者 山口陽

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(74)代理人 弁理士 山本 恵一


最終頁に続く

(54)【発明の名称】 プログラマブル遅延発生器およびこれを用いた応用回路

(57)【要約】

【課題】 回路定数の調整が不要であり、分子分母の両 者が設定可能な分数の遅延時間を高精度で発生させるこ とができるプログラマブル遅延発生器と、無調整で低ス プリアスな出力信号を発生させることができる周波数シ ンセサイザを実現する。

【解決手段】 プログラマブル遅延発生器は、設定デー タKに比例した閾値電圧Vk を発生させる閾値電圧発生 回路と、設定データSに比例したランプ波電圧Vs を発 生させるランプ波発生回路を同一の回路構成で実現し、 分数K/Sの遅延時間を発生させ、かつ両回路の回路定 数が遅延時間に与える影響を相殺する。また、閾値電圧 発生回路およびランプ波発生回路の動作を外部クロック に同期させる。周波数シンセサイザは、本発明のプログ ラマブル遅延発生器をダイレクトディジタルシンセサイ ザにおける位相補間の手段として用いる。更にプログラ マブル遅延発生器の応用回路として逓倍器、デューティ 比変換回路、及びPLL周波数シンセサイザが可能であ る。



【特許請求の範囲】

【請求項1】 外部から入力される設定データに対応した最終到達電位及び該電位に到達するまでの電位勾配を提供する、同じ回路構成で、共通の外部クロックにより動作する第一及び第二のランプ波発生回路と、

第一のランプ波発生回路の出力(Vs)と第二のランプ 波発生回路の出力(Vk)を比較し、両者が一致したと きに出力パルスを発生する比較回路とを有し、

第一のランプ波発生回路に所定の時刻(t_0) に第一の設定データ(S)を設定して第一のランプ波電圧(V_s)を発生させ、

第二のランプ波発生回路に前記所定の時刻より少なくとも1クロック時間(T)だけ先行して第二設定データ

(K)を設定して該設定データに対応する閾値電圧(Vk)を発生させ、

前記比較回路は前記所定の時刻からの遅延時間 (td) が第一及び第二の設定データの比に比例する遅延した出力パルスを発生することを特徴とするプログラマブル遅延発生器。

【請求項2】 前記第一及び第二のランプ波電圧発生回路の各々が、設定データに比例する電流を提供する電流源と、該電流源により充電される一端を所定の電位に結合したコンデンサとを有し、該コンデンサの他端に電位勾配を提供する、請求項1記載のプログラマブル遅延発生器。

【請求項3】 S側イネーブル信号と設定データSとクロックとを入力し、容量値Cの第1の容量に、S側イネーブル信号の入力後の最初のクロック(以下「特定クロック」という)に同期して設定データSに比例した電流 SIO を流し、そのクロック入力後の時間を t としたときに

 $(SI_0/C) \cdot t$

で表される前記第1の容量の両端の電圧をランプ波電圧 Vs として出力するランプ波発生回路と、

前記S側イネーブル信号が入力される少なくともmクロック前(mは自然数)に入力されるK側イネーブル信号と設定データKとクロックとを入力し、容量値Cの第2の容量に、K側イネーブル信号により設定される時間m T(Tはクロック周期)だけ設定データKに比例した電流KIOを流し、その後の前記第2の容量の両端の電圧

 $(KI_0/C) \cdot mT$

を保持して閾値電圧Vk として出力する閾値電圧発生回路と、

前記ランプ波電圧Vs と前記閾値電圧Vk のレベルの大小を比較し、両者が一致したタイミングが前記特定クロックに対する遅延時間

 $t d = (K/S) \cdot m T$

として設定される所定のパルス幅の出力信号を出力する 遅延時間発生手段とを備え、 前記第1の容量および前記第2の容量は、前記遅延時間 発生手段から出力信号が出力された後にそれぞれ所定の タイミングで入力されるS側リーク信号およびK側リー ク信号によりリークされる構成であることを特徴とする プログラマブル遅延発生器。

2

【請求項4】 請求項3に記載のプログラマブル遅延発 生器において、

ランプ波発生回路は、S側イネーブル信号の入力により クロックをトリガとして設定データSを保持するラッチ 10 と、その設定データSに応じて第1の容量に流れる電流 SIOを制御する電流スイッチアレイとを含み、

閾値電圧発生回路は、K側イネーブル信号の入力によりクロックをトリガとして設定データKを保持するラッチと、その設定データKに応じて第2の容量に時間mTだけ流れる電流 KI_O を制御する電流スイッチアレイとを合むことを特徴とするプログラマブル遅延発生器。

【請求項5】 S側イネーブル信号と設定データSとクロックとを入力し、容量値Cの第1の容量に、S側イネーブル信号の入力後の最初のクロック(以下「特定クロック」という)に同期して電流 I_0 を流し、そのクロック入力後の時間をtとしたときに

 $(I_0/C) \cdot t$

で表される前記第1の容量の両端の電圧をさらに設定データSに比例した値S/MM (MMはSおよびK以上の整数)で分圧した電圧

 $(S/MM) \cdot (I_0/C) \cdot t$

をランプ波電圧Vs として出力するランプ波発生回路 と、

 $(I_0/C) \cdot mT$

を保持し、さらに設定データKに比例した値K/MMで 分圧した電圧

 $(K/MM) \cdot (I_0/C) \cdot mT$

を閾値電圧Vkとして出力する閾値電圧発生回路と、

40 前記ランプ波電圧Vs と前記閾値電圧Vk のレベルの大小を比較し、両者が一致したタイミングが前記特定クロック信号に対する遅延時間

 $t d = (K/S) \cdot m T$

として設定される所定のパルス幅の出力信号を出力する 遅延時間発生手段とを備え、

前記第1の容量および前記第2の容量は、前記遅延時間 発生手段から出力信号が出力された後にそれぞれ所定の タイミングで入力されるS側リーク信号およびK側リー ク信号によりリークされる構成であることを特徴とする 50 プログラマブル遅延発生器。

【請求項6】 請求項5に記載のプログラマブル遅延発 生器において、

ランプ波発生回路は、クロックをトリガとして外部から 入力される設定データSおよびS側イネーブル信号を保 持する2つのラッチと、前記S側イネーブル信号により 第1の容量に電流を流す電流スイッチと、前記設定デー タSに応じた分圧値S/MMで前記第1の容量の両端の 電圧を分圧する分圧器とを含み、

関値電圧発生回路は、クロックをトリガとして外部から 入力される設定データKおよびK側イネーブル信号を保 持する2つのラッチと、前記K側イネーブル信号により 第2の容量に電流を流す電流スイッチと、前記設定デー タKに応じた分圧値K/MMで前記第2の容量の両端の 電圧を分圧する分圧器とを含むことを特徴とするプログ ラマブル遅延発生器。

【請求項7】 クロックおよび設定データSを入力し、 クロックに同期して設定データSを累算するn ビットの アキュムレータと、

前記アキュムレータの出力データ θ を入力し、その最上位ビット θ MSB が立ち上がる 1 クロック周期前の出力データ θ を θ p として $(2^{n-1}-\theta$ p)に相当する値を演算し、この値を設定データK として出力するデータ変換回路と、

前記アキュムレータの出力データ θ を入力し、その最上位ビット θ MSBが立ち上がる1クロック周期前に立ち上がり、かつパルス幅が1クロック周期のK側イネーブル信号を生成する制御回路と、

前記設定データSと、前記データ変換回路から出力される設定データKと、前記制御回路から出力されるK側イネーブル信号と、前記アキュムレータの出力データ θ の最上位ビット θ MSBをS側イネーブル信号として入力する請求項 $3\sim6$ に記載のプログラマブル遅延発生器とを備えたことを特徴とする周波数シンセサイザ。

【請求項8】 請求項7に記載の周波数シンセサイザにおいて、

請求項3~6に記載のプログラマブル遅延発生器に与えるS側リーク信号及びK側リーク信号はプログラマブル遅延発生器の出力信号をフィードバックして与える構成であることを特徴とする周波数シンセサイザ。

【請求項9】 クロックおよび設定データSを入力し、 クロックに同期して設定データSを累算するn ビットの アキュムレータと、

前記アキュムレータの出力データ θ およびオーバーフロー信号を入力して($2^n-\theta$)に相当する値を演算し、この値を設定データKとして出力するデータ変換回路と

前記アキュムレータの出力データ θ およびオーバーフロー信号を入力し、そのオーバーフロー信号が立ち上がる 1クロック周期前に立ち上がり、かつパルス幅が1クロック周期のK側イネーブル信号を生成する制御回路と、 前記設定データSと、前記データ変換回路から出力される設定データKと、前記制御回路から出力されるK側イネーブル信号と、前記アキュムレータから出力されるオーバーフロー信号をS側イネーブル信号として入力する請求項3~6に記載のプログラマブル遅延発生器とを備

4

【請求項10】 請求項9に記載の周波数シンセサイザにおいて、

えたことを特徴とする周波数シンセサイザ。

請求項3~6に記載のプログラマブル遅延発生器に与え 10 るS側リーク信号及びK側リーク信号はプログラマブル 遅延発生器の出力信号をフィードバックして与える構成 であることを特徴とする周波数シンセサイザ。

【請求項11】 クロックおよび設定データSを入力 し、クロックに同期して設定データSを累算するnビッ トのアキュムレータと、

前記アキュムレータの出力データ θ およびオーバーフロー信号を1クロック遅延させたOFD信号を入力して(S- θ) に相当する値を演算し、この値を設定データ Kとして出力するデータ変換回路と、

20 前記アキュムレータの出力データ.0 およびOFD信号を 入力し、そのOFD信号が立ち上がる1クロック周期前 に立ち上がり、かつパルス幅が1クロック周期のK側イ ネーブル信号を生成する制御回路と、

前記設定データSと、前記データ変換回路から出力される設定データKと、前記制御回路から出力されるK側イネーブル信号と、前記アキュムレータから出力されるOFD信号をS側イネーブル信号として入力する請求項3~6に記載のプログラマブル遅延発生器とを備えたことを特徴とする周波数シンセサイザ。

30 【請求項12】 請求項11に記載の周波数シンセサイ ザにおいて、

請求項1~4に記載のプログラマブル遅延発生器に与えるS側リーク信号及びK側リーク信号はプログラマブル遅延発生器の出力信号をフィードバックして与える構成であることを特徴とする周波数シンセサイザ。

【請求項13】 周期Tの被逓倍信号を入力し、 dを任意の時間、Nを2以上の整数、Mを1以上の整数 とした時に、N種類の特定の遅延時間d+(k・M/ N)T(kは0からN-1までのすべての整数)を発生 40 するようにデータを設定された、もしくは上記の特定の 遅延時間を固定的に発生するようにハード設計された、 請求項3~6に記載の遅延発生器(複数個)と、 前記被逓倍信号を入力し、前記遅延発生器(複数個)の

前記被逓倍信号を入力し、前記遅延発生器(複数個)の それぞれに遅延発生のタイミングを送出する分配回路 と、

前記遅延発生器(複数個)の出力の論理和をとるORゲートと、から構成され、前記被逓倍信号のN/M倍の周波数の信号を出力する逓倍器。

【請求項14】 請求項13の逓倍器において、

50 前記遅延発生器の遅延時間は、(1/4) T、(3/

4) Tの2種類である(d = (1 / 4) T、N=2、M =1) ことを特徴とする、前記被逓倍信号の周波数の2 倍の周波数を出力する逓倍器。

【請求項15】 請求項13の通倍器において、前記遅延発生器の遅延時間は、(1/6) T、(3/6) T、(5/6) Tの3種類である (d=(1/6) T、N=3、M=1) ことを特徴とする、前記被逓倍信号の周波数の3倍の周波数を出力する逓倍器。

【請求項16】 請求項13の逓倍器において、 前記遅延発生器の遅延時間は、(1/6) T、(5/6) T、(9/6) Tの3種類である(d=(1/6) T、N=3、M=2) ことを特徴とする、前記被逓倍信 号の周波数の3/2倍の周波数を出力する逓倍器。

【請求項17】 周期Tのパルス信号を入力し、 請求項13~14に記載の逓倍器と、

この逓倍器の出力を入力し、そのパルスが入力される毎にハイ、ローを切り換えて出力するトグル・フリップフロップ(T-FF)と、

を備えることを特徴とするデューティ比変換回路。

【請求項18】 周期Tのパルス信号を入力し、

このパルス信号を入力し、その立ち上がりまたは立ち下 がりのタイミングを複数に分配する分配回路と、

この分配回路の出力に同期してその出力パルスをハイまたはローに切り換えるフリップフロップと、

前記分配回路の出力をクロックとして入力し、出力を前記フリップフロップに送出しその出力をローまたはハイに切り換える、請求項3~6に記載の遅延発生器と、から構成されるデューティ比変換回路。

【請求項19】 周期Tのパルス信号を入力し、 このパルス信号を入力し、その立ち上がりまたは立ち下 がりのタイミングを複数に分配する分配回路と、

この分配回路の出力をクロックとして入力する請求項3~6に記載の遅延発生器と、

前記遅延発生器の出力を入力しその出力をハイまたはローに切り換え、前記別の遅延発生器の出力を入力しその出力をローまたはハイに切り換えるフリップフロップと.

から構成されるデューティ比変換回路。

【請求項20】 請求項13~16の逓倍器において、前記遅延発生器(複数個)にそれぞれ1個ずつ含まれる複数個のランプ波発生回路を、それよりも少ない個数のランプ波発生回路で共有使用することを特徴とする逓倍器及びデューティ比変換回路。

【請求項21】 ランプ波発生回路が複数の遅延発生器 に共通に用いられる請求項17~19のひとつに記載の デューティ比変換回路。

【請求項22】 電圧制御発振器(VCO)と、 このVCOの出力の周波数を所定数に分周する分周器 と、

この分周器の出力と、外部から入力する参照信号との周 50 の設定データ404に比例した閾値電圧Vk を出力す

波数または位相を比較する位相(周波数)比較器と、 この比較器の出力を積分し、その出力を前記 V C O に送 出するループフィルタと、

6

から構成されるPLL周波数シンセサイザにおいて、 前記分周器と位相比較器の間に請求項13~16に記載 の逓倍器を挿入することを特徴とするPLL周波数シン セサイザ。

【発明の詳細な説明】

[0001]

10 【発明の属する技術分野】本発明は、入力パルスをトリガとし、ディジタルデータで設定される時間遅れで立ち上がるパルスを発生するプログラマブル遅延発生器に関する。また、このプログラマブル遅延発生器を用い、ある基準周波数から任意の周波数を発生する周波数シンセサイザに関する。

【0002】また、このプログラマブル遅延発生器を用い、入力信号の周波数の整数倍の周波数の出力信号を得る逓倍器に関する。また、このプログラマブル遅延発生器を用い、入力信号のデューティ比を所定の値に変換し 20 て出力するデューティ比変換回路に関する。

[0003]

【従来の技術】図12は、従来のプログラマブル遅延発生器の構成例を示す(参考文献:アロログデバイセズ社、リニア・データブック1994/1995、pp.12-36~12-64)。

【0004】図12において、電流源82、容量83およびスイッチ84により積分器が構成される。トリガ回路81は、リーク信号401およびトリガ信号402に応じてスイッチ84を開閉し、積分器がランプ波電圧Vsを発生する。一方、ラッチ85は、ラッチ信号403に応じて設定データ404をラッチしてD/A変換器86は、設定データに比例した閾値電圧Vkを発生する。コンパレータ87は、ランプ波電圧Vsと閾値電圧Vkを比較し、両電圧が一致するタイミングで立ち上がるパルスを出力する。ワンショット88は、コンパレータ87の出力パルスを入力し、時定数でに応じたパルス幅のパルスを出力信号出力端子405に出力する。

【0005】図13は、従来のプログラマブル遅延発生 40 器の動作例を示すタイムチャートである。なお、各信号の符号としてそれぞれの入出力端子の符号を代用する。(a)はトリガ信号402、(b) はラッチ信号403、(c) は設定データ404、(d)はリーク信号401、(e) は容量83の両端電圧であるランプ波電圧Vs、(f)はD/A変換器86の出力電圧である関値電圧Vk、(g) はプログラマブル遅延発生器(ワンショット88)の出力信号405を示す。

【0006】まず、初めに設定データ404がラッチ信号403に同期してラッチされ、D/A変換器86はこの設定データ404に比例した関値電圧VLを出力す

る。閾値電圧Vk は、D/A変換器86の単位電圧ev

で表される。

【0007】次に、トリガ信号402の入力をトリガとして、容量83に電流が流れてランプ波電圧Vsが変化する。時刻 tでのランプ波電圧Vs は、電流源82の電流値をI、容量83の容量値をC、トリガ信号402の立ち上がり時刻を t O とすると、

$$Vs = - (I/C) \cdot (t-t_0)$$
 …(2) で表される。

【0008】次に、コンパレータ87は、関値電圧Vkとランプ波電圧Vsの一致を検出する。時刻 t_0 から Vk, Vsが一致するまでの時間、すなわち出力信号 405が立ち上がるまでの遅延時間 t_0 は、(1),(2) 式より、

$$td = (K \cdot V_0 \cdot C) / I$$
 …(3) で表される。この出力信号 405 は、ワンショット 88 の時定数 τ が経過後に立ち下がる。また、リーク信号 401 により容量 83 はリークされ、ランプ波電圧 Vs は 初期化される。

【0009】以上により、従来のプログラマブル遅延発生器は、(3) 式で表される設定データKに比例した遅延時間を発生することができる。

[0010]

【発明が解決しようとする課題】ところで、周波数シンセサイザの高性能化に伴い、分子分母ともに可変である分数の遅延時間が必要とされている。このような分数の遅延時間が必要となるのは、例えばアキュムレータの出力信号からジッタのない信号を抽出しようとする場合や、フラクショナルN・PLL周波数シンセサイザのスプリアスを低減させようとする場合である。

【0011】しかし、従来のプログラマブル遅延発生器は、(3) 式に示すように、設定データKに比例する遅延時間は発生できるが、分数の遅延時間は発生することができない。また、(3) 式に示すように、遅延時間には回路定数 V_0 , C, I が入っているので、遅延時間の絶対精度を向上するためにはそれぞれの調整が不可欠となる。

【0012】なお、(3) 式によれば、電流源 82の電流値 1 を変化させることにより分数の遅延時間の発生は可能であるが、遅延時間の絶対精度向上のために回路定数 V_0 , C, I の調整が必要であることに変わりはない。このように、従来のプログラマブル遅延発生器では、遅延時間の絶対精度が要求される周波数シンセサイザなどへの応用は難しい。

【0013】一方、従来のプログラマブル遅延発生器を ル遅延 使用することで、入力信号から入力信号の周期よりも短 を発生い間隔でパルスを発生させることにより入力信号の周波 確に等数の整数倍の周波数の出力信号を得ようとする場合や、 で、促出力パルスの立ち上がりから立ち下がりまでの時間をプ 50 きる。

o 、設定データをKとすると

...(1)

ログラマブル遅延発生器で決定することで入力信号のデューティ比を所定の値に変換して出力しようとする場合、入力信号の周波数に特化して回路定数の調整を行わなければならない。入力周波数が決まっている場合においても、従来のプログラマブル遅延発生器では、遅延時間の絶対精度向上のために回路定数V₀, C, I の調整が必要である。

8

【0014】本発明は、回路定数の調整が不要であり、 分子分母の両者が設定可能な分数の遅延時間を高精度で 発生させることができるプログラマブル遅延発生器を提 供することを目的とする。さらに、このプログラマブル 遅延発生器を用いることにより、無調整で低スプリアス な出力信号を発生させることができる周波数シンセサイ ザを提供することを目的とする。

【0015】さらに、前記プログラマブル遅延発生器を 逓倍器に用いることにより、無調整で低スプリアスな出 力信号を発生させることができる逓倍器を提供すること を目的とする。さらに、前記プログラマブル遅延発生器 を逓倍器に用いることにより、無調整で精度の良いデュ ーティ比に変換できる、デューティ比変換回路を提供す ることを目的とする。

[0016]

【課題を解決するための手段】本発明のプログラマブル 遅延発生器は、設定データKに比例した閾値電圧Vkを 発生させる閾値電圧発生回路と、設定データSに比例し たランプ波電圧Vs を発生させるランプ波発生回路を同 一の回路構成で実現する。これにより、閾値電圧Vk と ランプ波電圧Vs を比較する際に、両回路の回路定数が 遅延時間に与える影響を相殺することができ、さらに遅 延時間を設定データKとSの分数で決定することができ る。すなわち、無調整で分数の遅延時間を発生させるこ とができる。

【0017】また、本発明のプログラマブル遅延発生器は、関値電圧発生回路およびランプ波発生回路の動作を外部クロックに同期させることにより、遅延時間の絶対精度を向上させることができる。

【0018】本発明の周波数シンセサイザは、本発明の 40 プログラマブル遅延発生器をダイレクトディジタルシン セサイザにおける位相補間の手段として用いることによ り、無調整で任意の値の遅延量を得ることができるの で、低スプリアスな出力信号を発生させることができ る。

【0019】本発明の逓倍器は、本発明のプログラマブル遅延発生器を入力信号の周期よりも短い間隔でパルスを発生させる手段として用いることにより、無調整で正確に等間隔に並ぶ出力パルスを発生することができるので、低ジッタ、低スプリアスな出力信号を得ることができる。

【0020】本発明のデューティ比変換回路は、本発明 のプログラマブル遅延発生器を出力信号のパルス幅を決 定する手段として用いることにより、無調整で精度の良 いデューティ比に変換できる。

[0021]

【発明の実施の形態】(プログラマブル遅延発生器の第 1の実施形態)図1は、本発明のプログラマブル遅延発 生器の第1の実施形態を示す。

【0022】図において、ランプ波発生回路10Aは、 データセレクタ11、ラッチ12、電流スイッチアレイ 13、スイッチ14、容量15、S側イネーブル信号入 力端子101、設定データS入力端子102、S側リー ク信号入力端子103により構成され、容量15の両端 の電圧としてランプ波電圧Vs を出力する。 閾値電圧発 生回路20Aは、データセレクタ21、ラッチ22、電 流スイッチアレイ23、スイッチ24、容量25、K側 イネーブル信号入力端子201、設定データK入力端子 202、K側リーク信号入力端子203により構成さ れ、容量25の両端の電圧として閾値電圧Vkを出力す 回路20Aには、共通のクロック入力端子301が接続 される。

【0023】ランプ波発生回路10Aと閾値電圧発生回 路20Aは同一の回路構成であり、容量15、25の容 量値Cや、電流スイッチアレイ13、23の単位電流I o などの回路定数は同一値で製作されるものとする。こ れは、両回路を同一基板上に集積化することにより容易 に実現可能である。

【0024】コンパレータ31は、ランプ波電圧Vs お よび閾値電圧Vk を比較し、両電圧が一致するタイミン グで立ち上がるパルスを出力する。ワンショット32 は、コンパレータ31の出力パルスを入力し、時定数τ に応じたパルス幅のパルスを出力信号出力端子302に 出力する。

【0025】図2は、プログラマブル遅延発生器の第1 の実施形態の動作例を示すタイムチャートである。な お、各信号の符号としてそれぞれの入出力端子の符号を 代用する。(a) はクロック信号301、(b) は設定デー タK、(c) は設定データS、(d) はK側イネーブル信号 電圧Vk 、(g) はランプ波電圧Vs 、(h) は出力信号3 02、(i) はK側リーク信号203、(j) はS側リーク 信号103である。

【0026】K側イネーブル信号201が立ち上がる と、データセレクタ21は設定データK入力端子202 をラッチ22に接続する。ラッチ22は、K側イネーブ ル信号201が立ち上がってから最初に入力されるクロ ック301の立ち上がりで、設定データK入力端子20 2から設定データKを取り込む。これに伴い電流スイッ 量25の両端の電圧である閾値電圧Vk は低下してい く。ここで、閾値電圧Vk が低下し初めてからクロック 301が次に立ち上がる時刻をto、クロック周期を Tとすると、閾値電圧Vk が低下し初めてからの時刻 t $(t_0 - T \le t \le t_0)$ における閾値電圧 V_k は、 $Vk = - (KI_0/C) \cdot (t - t_0 + T)$ で表される。

10

【0027】次に、時刻to - Tから時刻toまでの 間に、K側イネーブル信号203を立ち下げ、S側イネ 10 ーブル信号103を立ち上げる制御を行う。すると、ラ ッチ22は、時刻 to で初期値0を取り込んで電流ス イッチアレイ23はオフとなり、閾値電圧Vk の低下は 止まり、サンプルホールド状態となる。これ以降(t≧ to)の関値電圧Vkは、

$$Vk = - (KI_0/C) \cdot T$$
 …(5) で表される。

【0028】一方、ランプ波発生回路10Aのラッチ1 2は、時刻 t O でデータセレクタ11を介して設定デ ータS入力端子102から設定データSを取り込む。こ る。また、ランプ波発生回路10Aおよび閾値電圧発生 20 れに伴い電流スイッチアレイ13は設定データSに比例 する電流を流し、容量15の両端の電圧であるランプ波 電圧Vs は低下していく。時刻 t O 以降の時刻 t にお けるランプ波電圧Vsは、

$$Vs = - (SI_0/C) \cdot (t-t_0)$$
 …(6) で表される。

【0029】次に、コンパレータ31は、閾値電圧Vk とランプ波電圧Vs の一致を検出する。時刻 t o から Vk, Vs が一致するまでの時間、すなわち出力信号3 02が立ち上がるまでの遅延時間 t d (= t - t $_0$) 30 は、(5),(6)式より、

$$t d = (K/S) \cdot T \qquad \cdots (7)$$

で表される。この出力信号302は、ワンショット32 の時定数 τ が経過後に立ち下がる。

【OO30】また、K側リーク信号203およびS側リ 一ク信号103の立ち上がりで容量25、15はリーク され、閾値電圧Vk およびランプ波電圧Vs は初期値に 戻る。各リーク信号のタイミングは、Vk とVs の一致 が検出されて出力信号302が出力された後であればよ い。図2ではともに t_0 + Tで立ち上がり、 t_0 + 2201、(e) はS側イネーブル信号101、(f) は閾値 40 Tで立ち下がるように設定しているが、出力信号302 を各リーク信号としてフィードバックしてもよい。

> 【0031】以上により、本実施形態のプログラマブル 遅延発生器は、(7) 式で表される分数 K / S に比例した 遅延時間を発生することができる。この分数を形成する KおよびSは、それぞれ任意に設定可能な設定データで あり、任意の分数による遅延時間の発生が可能である。

【0032】なお、(7) 式に回路定数が含まれていない のは、ランプ波発生回路10Aと閾値電圧発生回路20 Aの回路定数、すなわち容量15、25の容量値Cおよ チアレイ23は設定データKに比例する電流を流し、容 50 び電流スイッチアレイ13、23の単位電流 I Q を同

一値としたためである。このような同一構成のランプ波発生回路10Aと関値電圧発生回路20Aを製作すれば、各回路定数の値が設計値と違っていても調整は不要であり、また発生する遅延時間への影響もない。また、ランプ波発生回路10Aと関値電圧発生回路20Aの動作は、外部から入力されるクロック301に同期しており、関値電圧Vkの低下が継続する時間も正確にクロックに同期しているので、遅延時間の絶対精度の向上が可能である。

【0033】(プログラマブル遅延発生器の第2の実施 形態)図3は、本発明のプログラマブル遅延発生器の第 2の実施形態を示す。

【0034】図において、ランプ波発生回路10Bは、ラッチ12-1、12-2、電流スイッチ16、スイッチ14、容量15、分圧器17、S側イネーブル信号入力端子101、設定データS入力端子102、S側リーク信号入力端子103により構成され、容量15の両端の電圧として出力される容量電圧Vscを分圧器17で分圧し、ランプ波電圧Vsを出力する。関値電圧発生回路20Bは、ラッチ22-1、22-2、電流スイッチ26、スイッチ24、容量25、分圧器27、K側イネーブル信号入力端子201、設定データK入力端子202、K側リーク信号入力端子203により構成され、容量25の両端の電圧として出力される容量電圧Vkcを分圧器27で分圧し、関値電圧Vkを出力する。また、ランプ波発生回路10Bおよび関値電圧発生回路20Bには、共通のクロック入力端子301が接続される。

【0035】ランプ波発生回路10Bと関値電圧発生回路20Bは同一の回路構成であり、容量15、25の容量値C、電流スイッチ16、26に流れる電流値 Io、分圧器17、27の分圧基準値Mなどの回路定数は同一値で製作されるものとする。これは、両回路を同一基板上に集積化することにより容易に実現可能であ

【0036】コンパレータ31は、ランプ波電圧Vs および関値電圧Vk を比較し、両電圧が一致するタイミングで立ち上がるパルスを出力する。ワンショット32は、コンパレータ31の出力パルスを入力し、時定数でに応じたパルス幅のパルスを出力信号出力端子302に出力する。

【0037】図4は、プログラマブル遅延発生器の第2の実施形態の動作例を示すタイムチャートである。なお、各信号の符号としてそれぞれの入出力端子の符号を代用する。(a) はクロック301、(b) は設定データ K、(c) は設定データ S、(d) はK側イネーブル信号201、(e) はS側イネーブル信号101、(f) は容量電圧Vkc、(g) は容量電圧Vsc、(h) は閾値電圧Vk、(i) はランプ波電圧Vs、(j) は出力信号302、(k) はK側リーク信号203、(1) はS側リーク信号103である。

【0038】まず、設定データK入力端子202から設定データKを入力し、K側イネーブル信号201を立ち上げる。ラッチ22-1は、クロック301の立ち上がりに同期してK側イネーブル信号201を取り込み、ラッチ22-2は、クロック301の立ち上がりに同期して設定データKを取り込む。電流スイッチ26は、このタイミングで電流 I_0 を流し初め、容量25の両端の電圧である容量電圧Vkcは低下していく。ここで、容量電圧Vkcが低下し初めてからクロック301が次に立ち10上がる時刻を t_0 、クロック周期をTとすると、容量電圧Vkcが低下し初めてからの時刻t(t_0-T \leq t_0

12

 $Vkc = - (I_0/C) \cdot (t - t_0 + T)$ …(8) で表される。

≦to)における容量電圧 Vkcは、

【0039】次に、時刻 t_0 — Tから時刻 t_0 までの間に、K側イネーブル信号 201 を立ち下げ、S側イネーブル信号 101 を立ち上げる制御を行う。すると、ラッチ 22-1 は時刻 t_0 で電流スイッチ 26 をオフとするので、容量電圧V kcの低下は止まり、サンプルホールド状態となる。これ以降($t \ge t_0$)の容量電圧V kc は、

【0040】この容量電圧Vkcは分圧器27に入力され、ラッチ22-2に保持された設定データKに比例した電圧に分圧され、関値電圧Vkとして出力される。この分圧器27から出力される関値電圧Vkは、

$$Vk = (K/M) \cdot Vkc \qquad \cdots (10)$$

で表される。ここで、分圧基準値MはKの最大値かそれ 30 よりも大きい値であり、分圧器27の種類に固有の値で ある。分圧器27として一般に広く使われているR-2 R抵抗網、またはポテンショメータ型抵抗網を使用する 場合には、MはKの最大値+1となる。なお、分圧器27の入力インピーダンスが、スイッチ24、容量25 および電流スイッチ26で構成される積分器の出力インピーダンスに比べて十分に高くない場合には、積分器と分 圧器27の間に電圧フォロワなどのインピーダンス変換器を挿入すればよい。

【0041】(9),(10)式により、閾値電圧Vk は、 40 Vk=-(K/M)・(I₀/C)・T …(11 で表される。

【0042】一方、時刻 t_0 において、ランプ波発生 回路 10B のラッチ 12-1 はS 側イネーブル信号入力 端子 101 から S 側イネーブル信号を取り込み、ラッチ 12-2 は設定データ S 入力端子 102 から設定データ S を取り込む。電流スイッチ 16 はこのタイミングで電流 10 を流し初め、容量 150 の両端の電圧である容量 電圧 10 となる 医質圧 10 以降の時刻 10 における容量電圧 10 以降の時刻 10 における容量電圧 10 以降の時刻 10 にお

 $V_{sc} = - (I_0/C) \cdot (t - t_0)$

... (12)

で表される。

【0043】この容量電圧Vscは分圧器17に入力さ れ、ラッチ12-2に保持された設定データSに比例し

 $V_{S} = -(S/M) \cdot (I_{O}/C) \cdot (t - t_{O})$

で表される。

【0044】次に、コンパレータ31は、閾値電圧Vk とランプ波電圧Vsの一致を検出する。時刻to からV k, Vs が一致するまでの時間、すなわち出力信号30 2が立ち上がるまでの遅延時間 t d (= t - t o) は、(11),(13)式より、

 $t d = (K/S) \cdot T$

... (14)

で表される。この出力信号302は、ワンショット32 の時定数 τ が経過後に立ち下がる。

【0045】また、K側リーク信号203およびS側リ ーク信号103の立ち上がりで容量25、15はリーク され、閾値電圧Vk(容量電圧Vkc)およびランプ波電 圧Vs (容量電圧Vsc) は初期値に戻る。各リーク信号 のタイミングは、Vk とVs の一致が検出されて出力信 号302が出力された後であればよい。図4ではともに 20 $t_0 + T$ で立ち上がり、 $t_0 + 2$ Tで立ち下がるよう に設定しているが、出力信号302を各リーク信号とし てフィードバックしてもよい。

【0046】以上により、本実施形態のプログラマブル 遅延発生器は、(14)式で表される分数K/Sに比例した 遅延時間を発生することができる。この分数を形成する KおよびSは、それぞれ任意に設定可能な設定データで あり、任意の分数による遅延時間の発生が可能である。

【0047】なお、(14)式に回路定数が含まれていない のは、ランプ波発生回路10Bと閾値電圧発生回路20 Bの回路定数、すなわち容量15、25の容量値C、電 流スイッチ16、26に流れる電流値10、分圧器1 7、27の分圧基準値Mを同一値としたためである。こ

 $f_0 = (S/2^n) f_{CLK}$

で表される。このアキュムレータは、それ単体でダイレ クトディジタルシンセサイザの最も簡単な形であり、他 の形式の多くのダイレクトディジタルシンセサイザにも 位相信号の計算のために使用されている。

【0051】しかし、アキュムレータ単体では、図6に る。ジッタは、周波数スペクトルの観測では大きな不要 波成分 (スプリアス成分) となって現れるので、アキュ ムレータ単体を無線機器用の局部発振器に適用すること は難しい。このスプリアス成分を抑えるために、最も一 般的なダイレクトディジタルシンセサイザでは、ROM

 $\delta t = ((2^{n-1} - \theta p) / S) \cdot T$

で表される。例えば、1つ目の θ_{MSB} が立ち上がる直 前の θ の値 θ p は3であるので、1つ目の θ MSBにつ いて

 $\delta t = ((4-3)/3) \cdot T = T/3$

た電圧に分圧され、ランプ波電圧Vsとして出力され る。この分圧器17から出力されるランプ波電圧Vs

14

... (13)

のような同一構成のランプ波発生回路10Bと閾値電圧 発生回路20Bを製作すれば、各回路定数の値が設計値 と違っていても調整は不要であり、また発生する遅延時 間への影響もない。また、ランプ波発生回路10Bと闌 10 値電圧発生回路20Bの動作は、外部から入力されるク ロック301に同期しており、閾値電圧Vk の低下が継 続する時間も正確にクロックに同期しているので、遅延 時間の絶対精度の向上が可能である。

【0048】(周波数シンセサイザの第1の実施形態)図 5は、周波数シンセサイザの第1の実施形態を示す。

【0049】図において、周波数シンセサイザは、アキ ュムレータ40A、データ変換回路50A、制御回路6 0 A、上述した本発明のプログラマブル遅延発生器 7 0 により構成される。アキュムレータ40Aは、加算器4 1 Aおよびラッチ42 Aにより構成される。設定データ S入力端子102から入力される設定データSは、アキ ュムレータ40Aの加算器41Aおよびプログラマブル 遅延発生器 70 に設定される。クロック入力端子301 から入力されるクロックは、アキュムレータ40Aのラ ッチ42Aおよびプログラマブル遅延発生器70に与え

【0050】図6は、アキュムレータ40Aの動作原理 を説明する図である。アキュムレータのビット数nは 3、設定データSは3である。アキュムレータの出力デ $- \theta \theta$ の最上位ビット θ_{MSB} は、 $2^n = 8 \theta$ 周期の時間内にS=3パルスを合んでいる。したがっ て、その平均周波数 fo は、クロック周波数を f CLKとすると、

を用いて正弦波を出力として発生させる方法がとられて いる。

【0052】また、スプリアス成分を抑える他の方法と して、位相補間の手段が知られている(参考文献: V. Rei nhardt et al., "A short survey of frequency synthe 示すように出力信号θMSBに大きなジッタを含んでい 40 sizer techniques", in Proc.40th Annual Frequency Control symp., pp. 355-365, May 1986)。位相補間の手 段は、図6に示すように、出力信号 θ_{MSB} の各パル スをパルスごとに遅延させてθidealを発生させ る。このパルスの遅延量 δ tは、 θ_{MSB} が立ち上がる 直前の θ の値を θ p とすると、

... (16)

遅延させれば、 θ $_{ideal}$ の $_{1}$ の目のパルスに一致す

【0053】従来の位相補間の手段としては、従来技術 50 として示した閾値電圧発生回路とランプ波発生回路を異

(9)

16

なる回路で構成する遅延発生器(参考文献: H. Nosaka et al., "A phase interpolation direct digital synth esizer with a digitally controlled delay generator", in 1997 Symp. VLSI Circuits Dig., pp. 75-76, June 1997)や、遅延線のタップを切り替えるタイプの遅延発生器(参考文献: V. N. Kochemasov et al., "Digital-computer synthesizers of two-level signals with phase-error compensation", Telecommunications and radio engineering, vol. 36/37, pp. 55-59, Oct. 1982)がある。しかし、これらの遅延発生器は、従来技術として説明したように、精度をだすために遅延量の調整が必要であり、また単位遅延時間の調整が難しいという問題があった。

【0054】上述した本発明のプログラマブル遅延発生器は、無調整で任意の値の遅延量を得ることができるので、図5に示すようにこれを位相補間の手段として用いたダイレクトディジタルシンセサイザは、無調整で低スプリアスな出力を得ることが可能である。

【0055】アキュムレータ40Aの出力データ θ は、データ変換回路50Aおよび制御回路60Aに入力されるとともに、その最上位ピット θ MSBはS側イネーブル信号101としてプログラマブル遅延発生器70に入力される。S側イネーブル信号101は、上述したようにプログラマブル遅延発生器70が遅延発生を開始するトリガ信号として機能する。

【0056】データ変換回路50Aは、(16)式の分子デ ータ2ⁿ⁻¹-θρ を演算し、プログラマブル遅延発生 器70に与える設定データKを出力する。データ変換回 路50Aは、この減算演算を減算回路で構成することが できるが、より簡単な2の補数演算 (θρ 各ビットを反 転し、さらに1を加算する演算)回路でも同じ結果が得 られる。制御回路60Aは、簡単なディジタル回路から 構成され、最上位ビット θ_{MSB} の信号を反転した後に 1クロック遅延させた信号をS側リーク信号103とし て出力し、最上位ビットθMSBが立ち上がるタイミン グの1クロック前に立ち上がり、かつパルス幅が1クロ ック周期の信号をK側イネーブル信号201として出力 する。プログラマブル遅延発生器70の出力信号は、出 力信号出力端子302に取り出されるとともに、K側リ ーク信号203としてプログラマブル遅延発生器70に フィードバックされる。

【0057】このような構成により、プログラマブル遅延発生器70は(16)式に示す遅延時間を発生し、図5に示す周波数シンセサイザは、基本周波数が(15)式で表されるスプリアス成分の少ない矩形波を出力する。

【0058】図7は、周波数シンセサイザの第1の実施形態の動作例を示すタイムチャートである。(a) はクロック301、(b) はアキュムレータ40Aの出力データ θ 、(c) は出力データ θ の最上位ピット θ MSB、(d) はランプ波電圧Vs、(e) はK側イネーブル信号20

(f) は関値電圧 Vk、(g) は出力信号302、(h) はK側リーク信号203、(i) はS側リーク信号103である。

【0059】なお、アキュムレータ40Aのビット数nは3、設定データSは3である。また、最上位ビット 6MSBの立ち上がりの1クロック周期後のタイミングを各遅延プロセスの初期時刻 to に一致させている。

【0060】ランプ波電圧Vs は設定データSに比例 し、θMSB(S側イネーブル信号101)の1クロック 周期遅延させた信号に同期したランプ波になっている。 K側イネーブル信号 201は、 θ_{MSB} が立ち上がるタ イミングの1クロック前に立ち上がりかつパルス幅が1 クロック周期の信号である。このK側イネーブル信号2 01をトリガとし、閾値電圧Vk はデータ変換回路50 Aから出力される設定データK (= $2^{n-1} - \theta_p$)に 比例した1クロック周期の長さのランプ波を形成し、そ の電圧が保持される。ランプ波電圧Vs と閾値電圧Vk が一致すると、そのタイミングでワンショットの時定数 τで決まるパルス幅の出力信号302が出力される。こ 20 の出力信号302は、K側リーク信号203としてプロ グラマブル遅延発生器70にフィードバックされ、閾値 電圧Vk をリセットして次の閾値電圧発生に備える。ま た、S側リーク信号103は、最上位ビットθMSBの 信号を反転した後に1クロック遅延させた信号であり、 ランプ波電圧Vs をリセットする。以上の動作により、 各パルスが等間隔に並び、ジッタがない出力信号302 が得られる。

【0061】なお、出力端にトグルフリップフロップ (T-FF)を付加すると、デューティ比50%の矩形波 30 のシンセサイザ出力を得ることが可能である。この場合 の基本周波数は(15)式の半分になる。

【0062】図8は、周波数シンセサイザの第1の実施形態の実験結果を示す。プログラマブル遅延発生器70には、図1に示す第1の実施形態のものを用いた。ディジタル回路はCMOS標準ロジックで構成した。クロック周波数は $200\,k\,Hz$ 、アキュムレータ40Aのビット数nは8、設定データSは96とし、プログラマブル遅延発生器70の基本周波数 f_O は(15)式より

 $f_{O} = (96/256) \cdot f_{CLK} = (3/8) \cdot f_{CLK} = 7$ 40 5 k Hz

である。なお、本実験では、デューティ比50%の矩形波を得るために、出力端にT-FFを付加し、この出力周波数を37.5kHzとした。(a) はクロック301、(d) はランプ波電圧Vs、(f) は閾値電圧Vk、(g) はデューティ比50%の矩形波とした出力信号である。

【0063】図9は、周波数シンセサイザの第1の実施 形態の実験結果における出力信号スペクトルを示す。T ーFF出力の基準周波数37.5kHzおよびその高調波以外 の不要波(スプリアス成分)は大きく抑えられており、 50 最大でも-50dBc以下であることがわかる。

(10)

10

【0064】(周波数シンセサイザの第2の実施形態)図 10は、本発明のプログラマブル遅延発生器を用いた周 波数シンセサイザの第2の実施形態を示す。

【0065】図において、周波数シンセサイザは、アキュムレータ40B、データ変換回路50B、制御回路60B、本発明のプログラマブル遅延発生器70により構成される。アキュムレータ40Bは、加算器41Bおよびラッチ42Bにより構成される。設定データS入力端子102から入力される設定データSは、アキュムレータ40Bの加算器41Bおよびプログラマブル遅延発生

$$\delta t = ((2^n - \theta) / S) \cdot T$$

で表される時間だけ遅延させる。

【0067】データ変換回路50Bは、(17)式の分子データ2ⁿ ー 6を演算し、プログラマブル遅延発生器70に与える設定データKを出力する。制御回路60Bは、オーバーフロー信号を反転した後に1クロック遅延させた信号をS側リーク信号103として出力し、オーバーフロー信号が立ち上がるタイミングの1クロック前に立ち上がり、かつパルス幅が1クロック周期の信号をK側イネーブル信号201として出力する。プログラマブル遅延発生器70の出力信号は、出力信号203としてプログラマブル遅延発生器70にフィードバックされる

【0068】このような構成により、プログラマブル遅延発生器70は(17)式に示す遅延時間を発生し、図10に示す周波数シンセサイザは、基本周波数が(15)式で表されるスプリアス成分の少ない矩形波を出力する。なお、出力端にトグルフリップフロップ(T-FF)を付加すると、デューティ比50%の矩形波のシンセサイザ出力を得ることが可能である。この場合の基本周波数は(15)式の半分になる。

$$\delta t = ((S - \theta) / S) \cdot T$$

で表される時間だけ遅延させる。

【0072】データ変換回路50Cは、(18)式の分子データS-0を演算し、プログラマブル遅延発生器70に与える設定データKを出力する。制御回路60Cは、OFD信号を反転した後に1クロック遅延させた信号をS側リーク信号103として出力し、OFD信号が立ち上がるタイミングの1クロック前に立ち上がり、かつパルス幅が1クロック周期の信号をK側イネーブル信号201として出力する。プログラマブル遅延発生器70の出力信号は、出力信号出力端子302に取り出されるとともに、K側リーク信号203としてプログラマブル遅延発生器70にフィードバックされる。

【0073】このような構成により、プログラマブル遅延発生器70は(18)式に示す遅延時間を発生し、図11に示す周波数シンセサイザは、基本周波数が(15)式で表されるスプリアス成分の少ない矩形波を出力する。なお、出力端にトグルフリップフロップ(T-FF)を付50

器70に設定される。クロック入力端子301から入力 されるクロックは、アキュムレータ40Bのラッチ42

Bおよびプログラマブル遅延発生器70に与えられる。 【0066】アキュムレータ40Bの出力データθは、 データ変換回路50Bおよび制御回路60Bに入力され る。アキュムレータ40Bの加算器41Bから出力され るオーバーフロー信号は、データ変換回路50Bおよび 制御回路60Bに入力されるとともに、S側イネーブル 信号101としてプログラマブル遅延発生器70に入力 される。本実施形態では、オーバーフロー信号を

18

... (17)

【0069】(周波数シンセサイザの第3の実施形態)図 11は、本発明のプログラマブル遅延発生器を用いた周 波数シンセサイザの第3の実施形態を示す。

【0070】図において、周波数シンセサイザは、アキュムレータ40C、データ変換回路50C、制御回路60C、本発明のプログラマブル遅延発生器70により構成される。アキュムレータ40Cは、加算器41Cおよびラッチ42Cにより構成される。設定データS入力端20子102から入力される設定データSは、アキュムレータ40Cの加算器41Cおよびプログラマブル遅延発生器70に設定される。クロック入力端子301から入力されるクロックは、アキュムレータ40Cのラッチ42Cおよびプログラマブル遅延発生器70に与えられる。

【0071】アキュムレータ40Cの出力データ6は、データ変換回路50Cおよび制御回路60Cに入力される。アキュムレータ40Cの加算器41Cから出力されるオーバーフロー信号は、ラッチ42Cを介して1クロック遅延させたOFD信号となり、データ変換回路50Cおよび制御回路60Cに入力されるとともに、S側イネーブル信号101としてプログラマブル遅延発生器70に入力される。本実施形態では、OFD信号を

... (18)

加すると、デューティ比50%の矩形波のシンセサイザ出力を得ることが可能である。この場合の基本周波数は(15)式の半分になる。

【0074】(逓倍器の第1の実施形態)図14は、本発明の逓倍器の第1の実施形態を示す。

【0075】図において、数字符号500は分配回路、40 501~503、505~507は所定の電流を流し込む(あるいは流し出す)ように、データを設定またはハードで実現され、オン、オフを外部から制御される電流スイッチ、509~511、513~515は容量、517~519、521~523はスイッチ、525、526、528、529はコンパレータ、531、532、534、535はパルス幅調整回路、537、538、540、541はDーFF、543はORゲート、544はワンショット・マルチバイブレータ、600は被逓倍信号入力端子、601は出力端子を表している。

【0076】本実施形態は、4個の遅延発生器を含んで

いる。被逓倍信号の周期をTとすると、第1の遅延発生器及び第3の遅延発生器が(1/4)Tの遅延時間を発生し、第2の遅延発生器及び第4の遅延発生器が(3/4)Tの遅延時間を発生する。

【0077】電流スイッチ501、容量509、スイッチ517は第1の遅延発生器の関値電圧V1を発生し、電流スイッチ503、容量511、スイッチ519は第1の遅延発生器のランプ波V3を発生する。V1及びV3の電圧を比較するコンパレータ525の出力は第1の遅延発生器の出力となる。パルス幅調整回路531は第1の遅延発生器の出力パルス幅を短く整形する。これは、第1の遅延発生器の出力パルスが、第2~第4の遅延発生器からの出力パルスと時間的に重ならないようにするためである。

【0078】電流スイッチ502、容量510、スイッチ518は第2の遅延発生器の閾値電圧V2を発生し、電流スイッチ503、容量511、スイッチ519は第2の遅延発生器のランプ波V3を発生する。このV3は第1の遅延発生器のランプ波と第2の遅延発生器のランプ波の両者の役割を兼ねている。

【0079】電流スイッチ505、容量513、スイッチ521は第3の遅延発生器の関値電圧V4を発生し、電流スイッチ507、容量515、スイッチ523は第3の遅延発生器のランプ波V6を発生する。

【0080】電流スイッチ506、容量514、スイッチ522は第4の遅延発生器の閾値電圧V5を発生し、電流スイッチ507、容量515、スイッチ523は第4の遅延発生器のランプ波V6を発生する。このV6は第3の遅延発生器のランプ波と第4の遅延発生器のランプ波の両者の役割を兼ねている。

【0081】図15は、逓倍器の第1の実施形態の動作例を示すタイムチャートである。(a)は被逓倍信号(CLK)、(b)は分配回路500出力(CLK1)、(c)は分配回路500逆相出力(CLK2)、(d)は第1の遅延発生器の閾値電圧V1、第2の遅延発生器の閾値電圧V2、第1の遅延発生器のランプ波(兼第2の遅延発生器のランプ波) V3、(e)は第3の遅延発生器の閾値電圧V4、第4の遅延発生器の閾値電圧V5、第3の遅延発生器のランプ波(兼第4の遅延発生器のランプ波) V6、(f)は逓倍器の第1の実施形態の出力である。

【0082】分配回路500はTーFFのみで構成され、被通倍信号(CLK)のパルスの入力とともにその出力を反転させる((b)CLK1、(c)CLK2)。CLK1がハイ状態になると、電流スイッチ501、502がオン状態になり、時間に比例して容量509、510に電荷がチャージされてゆく。被逓倍信号の周期Tが経過すると、CLK1がロー状態になり、電流スイッチ501、502がオフ状態に戻る。ここで、コンパレータ525、526の入力インピーダンスが十分

に高ければ、容量509、510にチャージされた電荷は保持される。ここで、電流スイッチ501、502の電流源を1:3になるようにデータを設定、またはハードで実現すると、容量509、510の電圧V1、V2は正確に1:3となる。

20

【0083】一方、CLK1がハイ状態の期間、スイッ チ519はオン状態であり、容量511の電荷は放電さ れている。CLK1がロー状態に戻り、同時にCLK2 がハイ状態となると、電流スイッチ503がオン状態に 10 なり、時間に比例して容量511に電荷がチャージされ てゆく。ここで、電流スイッチ503の電流源を、電流 スイッチ501の4倍になるようにデータを設定、また はハードで実現しておく。すると、CLK2が立ち上が ってから(1/4)T経過後に、容量511の電圧V3 はV1に一致し、(3/4) T経過後にV2に一致す る。コンパレータ525はこの(1/4) Tのタイミン グを検出して出力 (第1の遅延発生器出力) し、コンパ レータ526はこの(3/4) Tのタイミングを検出し て出力(第2の遅延発生器出力)する。パルス幅調整回 20 路531、532の出力(co1、co2)はD-FF 537、538のセット入力端子に送出され、これらの D-FFをオン状態にする。これによりスイッチ51 7、518がオン状態となり、容量509、510の電 荷を放電し、次のチャージに備える。

【0084】第3の遅延発生器、第4の遅延発生器の動作は、上述した第1の遅延発生器、第2の遅延発生器の動作とそれぞれ下ずれること以外はまったく同様である。従って、パルス幅調整回路531がパルスを出力してから(1/2) T経過後にパルス幅調整回路532がパルスを出力し、さらに(1/2) T経過後にパルス幅調整回路535がパルスを出力する動作を繰り返す。結果として逓倍器の第1の実施形態は、ワンショット・マルチバイブレータ544で決定されるパルス幅を持つ、周期(1/2) Tの矩形波信号を出力することになる。

【0085】逓倍器の第1の実施形態は、遅延発生器を使用して入力信号の周期よりも短い間隔でパルスを発生させることにより、無調整で低スプリアスな出力信号を発生させることができる。遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があってもスプリアス特性が悪化しない効果がある。

【0086】なお、本実施形態における遅延発生器の遅延時間は(1/4)T、(3/4)Tの場合を例に述べたが、2通倍器を実現する遅延発生器の遅延時間の組み合わせは無数に考えられる。例えば、0、(1/2)Tの組み合わせ、(1/2)T、(2/2)Tの組み合わせが考えられ、それぞれの場合についても容易にハードで実現可能である。出力のスプリアス特性、回路規模の

両面を考慮すると、(1/4) T、(3/4) Tの組み 合わせが最も優れている。

【0087】(逓倍器の第2の実施形態)図16は、本 発明の逓倍器の第2の実施形態を示す。

【0088】図において、数字符号500aは分配回 路、501a~508aは所定の電流を流し込む(ある いは流し出す)ように、データを設定またはハードで実 現され、オン、オフを外部から制御される電流スイッ チ、509a~516aは容量、517a~524aは スイッチ、525a~530aはコンパレータ、531 a~536aはパルス幅調整回路、537a~542a はD-FF、543aはORゲート、544aはワンシ ョット・マルチバイブレータ、600aは被逓倍信号入 力端子、601aは出力端子を表している。

【0089】本実施形態は、6個の遅延発生器を含んで いる。被逓倍信号の周期をTとすると、第1の遅延発生 器及び第4の遅延発生器が(1/6) Tの遅延時間を発 生し、第2の遅延発生器及び第5の遅延発生器が(3/ 6) Tの遅延時間を発生し、第3の遅延発生器及び第6 の遅延発生器が(5/6) Tの遅延時間を発生する。

【0090】動作原理は逓倍器の第1の実施形態と同じ であるが、遅延発生器の個数とその遅延時間が異なる。 電流スイッチ501a、容量509a、スイッチ517 aは第1の遅延発生器の閾値電圧V1を発生し、電流ス イッチ504a、容量512a、スイッチ520aは第 1の遅延発生器のランプ波 V 4を発生する。 V 1 及び V 4の電圧を比較するコンパレータ525aの出力は第1 の遅延発生器の出力となる。パルス幅調整回路531a は第1の遅延発生器の出力パルス幅を短く整形する。こ れは、第1の遅延発生器の出力パルスが、第2~第6の 遅延発生器からの出力パルスと時間的に重ならないよう にするためである。

【0091】図17は、逓倍器の第2の実施形態の動作 例を示すタイムチャートである。(a)は被逓倍信号 (CLK)、(b)は分配回路500a出力(CLK 1)、(c)は分配回路500a逆相出力(CLK 2)、(d)は第1の遅延発生器の閾値電圧V1、第2 の遅延発生器の閾値電圧V2、第3の遅延発生器の閾値 電圧V3、第1の遅延発生器のランプ波(兼第2、第3 の遅延発生器のランプ波)V4、(e)は第4の遅延発 生器の閾値電圧V5、第5の遅延発生器の閾値電圧V 6、第6の遅延発生器の閾値電圧V7、第4の遅延発生 器のランプ波 (兼第5、第6の遅延発生器のランプ波) V8、(f)は逓倍器の第2の実施形態の出力である。

【0092】分配回路500aの出力CLK1がハイ状 態になると、電流スイッチ501a、502a、503 aがオン状態になり、時間に比例して容量509a、5 10 a、511 a に電荷がチャージされてゆく。被逓倍 信号の周期 T が経過すると、CLK1 がロー状態にな り、電流スイッチ501a、502a、503aがオフ 50 遅延時間の組み合わせは無数に考えられる。例えば、

状態に戻る。ここで、コンパレータ525a、526 a、527aの入力インピーダンスが十分に高ければ、 容量509a、510a、511aにチャージされた電 荷は保持される。ここで、電流スイッチ501a、50 2a、503aの電流源を1:3:5になるようにデー タを設定、またはハードで実現すると、容量509a、 510a、511aの電圧V1、V2、V3は正確に 1:3:5となる。

【0093】一方、CLK1がハイ状態の期間、スイッ 10 チ520aはオン状態であり、容量512aの電荷は放 電されている。CLK1がロー状態に戻り、同時にCL K2がハイ状態となると、電流スイッチ504aがオン 状態になり、時間に比例して容量512aに電荷がチャ ージされてゆく。ここで、電流スイッチ504aの電流 源を、電流スイッチ501aの6倍になるようにデータ を設定、またはハードで実現しておく。すると、CLK 2が立ち上がってから(1/6) T経過後に、容量51 2 a の電圧 V 4 は V 1 に一致し、(3/6) T 経過後に V 2 に一致し、 (5 / 6) T経過後に V 3 に一致する。 20 コンパレータ525aはこの(1/6) Tのタイミング を検出して出力(第1の遅延発生器出力)し、コンパレ ータ526aはこの(3/6)Tのタイミングを検出し て出力(第2の遅延発生器出力)し、コンパレータ52 7 a はこの (5/6) Tのタイミングを検出して出力 (第3の遅延発生器出力)する。パルス幅調整回路53 1a、532a、533aの出力(co1、co2、c o3)はD-FF537a、538a、539aのセッ ト入力端子に送出され、これらのD-FFをオン状態に する。これによりスイッチ517a、518a、519 30 aがオン状態となり、容量509a、510a、511 aの電荷を放電し、次のチャージに備える。

【0094】第4~第6の遅延発生器の動作は、上述し た第1~第3の遅延発生器の動作とそれぞれTずれるこ と以外はまったく同様である。従って、パルス幅調整回 路531a~536aは(1/3) T毎に順番にパルス を出力することになる。結果として逓倍器の第2の実施 形態は、ワンショット・マルチバイブレータ544aで 決定されるパルス幅を持つ、周期 (1/3) Tの矩形波 信号を出力することになる。

【0095】逓倍器の第2の実施形態は、遅延発生器を 使用して入力信号の周期よりも短い間隔でパルスを発生 させることにより、無調整で低スプリアスな出力信号を 発生させることができる。遅延発生器に、本発明のプロ グラマブル遅延発生器を用いることは、回路定数の設定 値からのずれや、電源電圧の変動があってもスプリアス 特性が悪化しない効果がある。

【0096】なお、本実施形態における遅延発生器の遅 延時間は (1/6) T、(3/6) T、(5/6) Tの 場合を例に述べたが、3 逓倍器を実現する遅延発生器の 0、(1/3) T、(2/3) Tの組み合わせ、(1/3) T、(2/3) T、(3/3) Tの組み合わせが考えられ、それぞれの場合についても容易にハードで実現可能である。出力のスプリアス特性、回路規模の両面を考慮すると、(1/6) T、(3/6) T、(5/6) Tの組み合わせが最も優れている。

【0097】(逓倍器の第3の実施形態)図18は、本 発明の逓倍器の第3の実施形態を示す。

【0098】図において、数字符号500bは分配回路、501b~503b、505b、507bは所定の電流を流し込む(あるいは流し出す)ように、データを設定またはハードで実現され、オン、オフを外部から制御される電流スイッチ、509b~511b、513b、515bは容量、517b~519b、521b、523bはスイッチ、525b~526b、528bはコンパレータ、531b~532b、534bはパルス幅調整回路、537b~538b、540bはDーFF、543bはORゲート、544bはワンショット・マルチバイブレータ、600bは被逓倍信号入力端子、601bは出力端子を表している。

【0099】本実施形態は、3個の遅延発生器を含んでいる。被逓倍信号の周期をTとすると、第1の遅延発生器が(1/6) Tの遅延時間を発生し、第2の遅延発生器が(5/6) Tの遅延時間を発生し、第3の遅延発生器が(9/6) Tの遅延時間を発生する。

【0100】動作原理は逓倍器の第1、第2の実施形態と同じであるが、遅延発生器の個数とその遅延時間が異なる。電流スイッチ501b、容量509b、スイッチ517bは第1の遅延発生器の関値電圧V1を発生し、電流スイッチ503b、容量511b、スイッチ519bは第1の遅延発生器のランプ波V3を発生する。V1及びV3の電圧を比較するコンパレータ525bの出力は第1の遅延発生器の出力となる。パルス幅調整回路531bは第1の遅延発生器の出力パルス幅を短く整形する。これは、第1の遅延発生器の出力パルスを時間的に重ならないようにするためである。

【0101】図19は、逓倍器の第3の実施形態の動作例を示すタイムチャートである。(a)は被逓倍信号(CLK)、(b)は分配回路500b出力(CLK1)、(c)は分配回路500b逆相出力(CLK2)、(d)は第1の遅延発生器の閾値電圧V1、第2の遅延発生器の閾値電圧V2、第1の遅延発生器のランプ波(兼第2の遅延発生器のランプ波)V3、(e)は第3の遅延発生器の閾値電圧V4、第3の遅延発生器のランプ波V5、(f)は逓倍器の第3の実施形態の出力である。

【 0 1 0 2 】分配回路 5 0 0 b の出力 C L K 1 がハイ状 場合を例に述べたが、 3 / 2 逓倍器を実現する遅延系態になると、電流スイッチ 5 0 1 b 、 5 0 2 b がオン状 器の遅延時間の組み合わせは無数に考えられる。例え態になり、時間に比例して容量 5 0 9 b 、 5 1 0 b に電 50 ば、 0 、 (4 / 6) T 、 (8 / 6) T の組み合わせ、

荷がチャージされてゆく。被逓倍信号の周期 T が経過すると、C L K 1 がロー状態になり、電流スイッチ501 b、502 bがオフ状態に戻る。ここで、コンパレータ525 b、526 bの入力インピーダンスが十分に高ければ、容量509 b、510 bにチャージされた電荷は保持される。ここで、電流スイッチ501 b、502 bの電流源を1:5になるようにデータを設定、またはハードで実現すると、容量509 b、510 bの電圧V1、V 2 は正確に1:5となる。

【0103】一方、CLK1がハイ状態の期間、スイッ

24

チ519bはオン状態であり、容量511bの電荷は放 電されている。CLK1がロー状態に戻り、同時にCL K2がハイ状態となると、電流スイッチ503bがオン 状態になり、時間に比例して容量511bに電荷がチャ ージされてゆく。ここで、電流スイッチ503bの電流 源を、電流スイッチ501bの6倍になるようにデータ を設定、またはハードで実現しておく。すると、CLK 2が立ち上がってから (1/6) T経過後に、容量51 1bの電圧V3はV1に一致し、(5/6) T経過後に 20 V2に一致する。コンパレータ525bはこの(1/ 6) Tのタイミングを検出して出力 (第1の遅延発生器 出力) し、コンパレータ526bはこの(5/6) Tの タイミングを検出して出力(第2の遅延発生器出力)す る。パルス幅調整回路531b、532bの出力(co 1、co2) はD-FF537b、538bのセット入 力端子に送出され、これらのD-FFをオン状態にす る。これによりスイッチ517b、518bがオン状態 となり、容量5096、5106の電荷を放電し、次の チャージに備える。

30 【0104】第3の遅延発生器は、同様にしてCLK1が立ち上がってから(3/6) T経過後にパルスを出力する。このタイミングはCLK2が立ち上がってから(9/6) T経過後に相当する。従って、パルス幅調整回路531b~532b、534bは(4/6) T毎に順番にパルスを出力することになる。結果として逓倍器の第3の実施形態は、ワンショット・マルチバイブレータ544bで決定されるパルス幅を持つ、周期(4/6) Tの矩形波信号を出力することになる。

【0105】逓倍器の第3の実施形態は、遅延発生器を 40 使用して入力信号の周期よりも短い間隔でパルスを発生 させることにより、無調整で低スプリアスな出力信号を 発生させることができる。遅延発生器に、本発明のプロ グラマブル遅延発生器を用いることは、回路定数の設定 値からのずれや、電源電圧の変動があってもスプリアス 特性が悪化しない効果がある。

【0106】なお、本実施形態における遅延発生器の遅延時間は(1/6) T、(5/6) T、(9/6) Tの 場合を例に述べたが、3/2 通倍器を実現する遅延発生器の遅延時間の組み合わせは無数に考えられる。例え

(14)

26

25

(2/6) T、(6/6) T、(10/6) Tの組み合わせが考えられ、それぞれの場合についても容易にハードで実現可能である。出力のスプリアス特性、回路規模の両面を考慮すると、(1/6) T、(5/6) T、(9/6) Tの組み合わせが最も優れている。

【0107】(デューティ比変換回路の第1の実施形態)図20は、本発明のデューティ比変換回路の第1の 実施形態を示す。

【0108】図において、数字符号550は本発明の通倍器(2通倍器)、551はT-FF、602はパルス信号入力端子、603は出力端子である。

【0109】図21は、デューティ比変換回路の第1の実施形態の動作例を示すタイムチャートである。(a)はパルス信号、(b)は逓倍器550出力、(c)はTーFF551出力を示している。入力されるパルス信号(a)の周期をTとすると、逓倍器550の出力(b)は周期(1/2)Tの矩形波となる。TーFF551は、逓倍器550からのパルスを入力する毎に出力のハイ、ローを切り換える。従って、TーFF551の出力は、デューティ比が50%、周期Tの矩形波となる。

【0110】デューティ比変換回路の第1の実施形態は、本発明の逓倍器を用いて入力されるパルス信号の半分の周期のタイミングを正確に発生させることにより、入力されるパルス信号のデューティ比と無関係に、無調整でデューティ比50%の矩形波信号に変換できる。本発明の逓倍器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があっても、出力のデューティ比が50%からずれることを防ぐ効果がある。また、本発明の逓倍器を用いることは、入力するパルス信号の周波数を変化させても、無調整で50%のデューティ比が得られる効果がある。

【0111】(デューティ比変換回路の第2の実施形態)図22は、本発明のデューティ比変換回路の第2の実施形態を示す。

【0112】図において、数字符号560は分配回路、561、562、564、565は入力データに比例した電流を流し込む(あるいは流し出す)電流スイッチアレイ、567、568、570、571は容量、573、574、576、577はスイッチ、579、580、582、583は多ピットのデジタルデータを切り 40

$$V1 = - (KI_0/C) \cdot T$$

ここで、 I_O は電流スイッチアレイ561の単位電流である。V1が保持されるのと同じタイミングでCLK2がハイ状態になり、電流スイッチアレイ562がオン状態になり、設定データS及び時間に比例して容量56

$$V2 = - (SI_0/C) \cdot (t - t_0)$$

従って、時刻 t_0 からV1 V2 が一致するまでの時間(すなわち第1 の遅延発生器の遅延時間) t_0 は、次式で表される。

$$t d = (K/S) \cdot T \qquad \cdots (21)$$

換えるスイッチ、585、587はコンパレータ、589~592はパルス幅変換回路、593、595はDーFF、597、598はSRーFF、599はORゲート、604はパルス信号入力端子、605は出力端子、606は設定データK入力端子、607は設定データS入力端子を表している。

【0113】本実施形態は、2個の遅延発生器を含んでいる。入力されるパルス信号の周期をTとすると、第1の遅延発生器及び第2の遅延発生器は(K/S)Tの遅10 延時間を発生する。

【0114】電流スイッチアレイ561、容量567、スイッチ573は、第1の遅延発生器の関値電圧V1を発生し、電流スイッチアレイ562、容量568、スイッチ574は、第1の遅延発生器のランプ波V2を発生する。

【0115】電流スイッチアレイ564、容量570、スイッチ576は、第2の遅延発生器の関値電圧V3を発生し、電流スイッチアレイ565、容量571、スイッチ577は、第2の遅延発生器のランプ波V4を発生20 する。

【0116】図23は、デューティ比変換回路の第2の実施形態の動作例を示すタイムチャートである。(a)はパルス信号(CLK)、(b)は分配回路560出力(CLK1)、(c)は分配回路560逆相出力(CLK2)、(d)は第1の遅延発生器の閾値電圧V1、第1の遅延発生器のランプ波V2、(e)は第2の遅延発生器の閾値電圧V3、第2の遅延発生器のランプ波V4、(f)はデューティ比変換回路の第2の実施形態の出力である。

【0117】分配回路560はT-FFであり、パルス信号(CLK)のパルスの入力とともにその出力を反転させる((b)CLK1、(c)CLK2)。CLK1がハイ状態になると、電流スイッチアレイ561がオン状態になり、設定データK及び時間に比例して容量567に電荷がチャージされてゆく。入力されるパルス信号の周期T経過後に、CLK1はロー状態に戻り、電流スイッチアレイ561はオフ状態となり、容量567の電圧V1は保持される。保持された電圧V1は次式で表される。

... (19)

8 に電荷がチャージされてゆく。 CLK 2 がハイ状態に立ち上がる時刻を t_0 とすると、容量 5 6 8 の電圧 V 2 は次式で表される。

... (20)

【0118】SR-FF 597はCLK2の立ち上が りのタイミング(すなわち時刻 t 0)でセットされ、V 1とV2が一致するタイミングでリセットされる。従っ 50 て、SR-FF 597の出力パルス幅は(21)式に一致

28

27

する。一方、第2の遅延発生器は第1の遅延発生器と時間的にTずれた動作をし、第1の遅延発生器及び第2の遅延発生器はそれぞれ2T周期の動作をする。従ってORゲート599出力は、周期T、パルス幅(K/S)・Tの矩形波となる。すなわち、デューティ比変換回路の第2の実施形態はデューティ比(K/S)の矩形波を発生する。

【0119】本発明のデューティ比変換回路は、本発明のプログラマブル遅延発生器を出力信号のパルス幅を決定する手段として用いることにより、無調整で精度の良いデューティ比に変換できる。遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があっても、出力のデューティ比の設定値からのずれを引き起こさない効果がある。また、遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、入力するパルス信号の周波数を変化させても無調整で希望のデューティ比が得られる効果がある。

【0120】(デューティ比変換回路の第3の実施形態)図24は、本発明のデューティ比変換回路の第3の実施形態を示す。

【0121】図において、数字符号560aは分配回路、561a~566aは入力データに比例した電流を流し込む(あるいは流し出す)電流スイッチアレイ、567a~572aは容量、573a~578aはスイッチ、579a~584aは多ピットのデジタルデータを切り換えるスイッチ、585a~588aはコンパレータ、589a~592aはパルス幅変換回路、593a~596aはDーFF、597a、598aはSRーFF、599aはORゲート、604aはパルス信号入力端子、605aは出力端子、608は設定データK1入力端子、609は設定データK2入力端子を表している。

【0122】本実施形態は、4個の遅延発生器を含んでいる。入力されるパルス信号の周期をTとすると、第1の遅延発生器及び第3の遅延発生器は(K1/S)Tの遅延時間を発生し、第2の遅延発生器及び第4の遅延発

 $t d 1 = (K 1 / S) \cdot T$

一方、第2、第4の遅延発生器の遅延時間 t d 2は設定 t d 2 = (K 2 / S)・T

【0127】SR-FF597aは第1の遅延発生器の出力パルスでセットされ、第2の遅延発生器の出力パルスでリセットされる。従って、SR-FF597aの出力パルス幅は((K2-K1)/S)・Tで表される。一方、第3、第4の遅延発生器は第1、第2の遅延発生器と時間的にTずれた動作をし、すべての遅延発生器は2T周期の動作をする。従ってORゲート599a出力は、周期T、パルス幅((K2-K1)/S)・Tの矩形波となる。すなわち、デューティ比変換回路の第3の実施形態はデューティ比((K2-K1)/S)の矩形

生器は(K2/S) Tの遅延時間を発生する。

【0123】電流スイッチアレイ561a、容量567a、スイッチ573aは、第1の遅延発生器の閾値電圧 V1を発生し、電流スイッチアレイ562a、容量568a、スイッチ574aは、第2の遅延発生器の閾値電圧 EV2を発生し、電流スイッチアレイ563a、容量569a、スイッチ575aは、第1、第2の遅延発生器の共通のランプ波電圧V3を発生する。

【0124】電流スイッチアレイ564a、容量570 10 a、スイッチ576aは、第3の遅延発生器の閾値電圧 V4を発生し、電流スイッチアレイ565a、容量57 1a、スイッチ577aは、第4の遅延発生器の閾値電 圧V5を発生し、電流スイッチアレイ566a、容量5 72a、スイッチ578aは、第3、第4の遅延発生器 の共通のランプ波電圧V6を発生する。

【0125】図25は、デューティ比変換回路の第3の実施形態の動作例を示すタイムチャートである。(a)はパルス信号(CLK)、(b)は分配回路560a出力(CLK1)、(c)は分配回路560aの逆相出力(CLK2)、(d)は第1の遅延発生器の関値電圧V1、第2の遅延発生器の関値電圧V2、第1、第2の遅延発生器の関値電圧V2、第1、第2の遅延発生器のランプ波V3、(e)は第3の遅延発生器の関値電圧V4、第4の遅延発生器のランプ波V5、第3、第4の遅延発生器のランプ波V6(f)はデューティ比変換回路の第3の実施形態の出力である。

【0126】デューティ比変換回路の第2の実施形態では、出力パルスが立ち下がるタイミングのみが遅延発生器で決定され、出力パルスが立ち上がるタイミングは入力されるパルス信号と一致しているのに対し、第3の実の施形態では、出力パルスが立ち上がるタイミングと立ち下がるタイミングともに別々の遅延発生器で決定される。出力パルスが立ち上がるタイミングは第1、第3の遅延発生器で決定され、出力パルスが立ち下がるタイミングは第2、第4の遅延発生器で決定される。第1、第3の遅延発生器の遅延時間tdlは設定データK1、Sを用いて次式で表される。

... (22)

データK2、Sを用いて次式で表される。

... (23)

波を発生する。

【0128】本発明のデューティ比変換回路は、本発明のプログラマブル遅延発生器を出力信号のパルス幅を決定する手段として用いることにより、無調整で精度の良いデューティ比に変換できる。遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があっても、出力のデューティ比の設定値からのずれを引き起こさない効果がある。また、遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、入力するパルス信号の周

波数を変化させても無調整で希望のデューティ比が得られる効果がある。本実施形態は、入力されるパルス信号のタイミングに対して、出力パルスの立ち上がり、立ち下がりのタイミングを別々に自由に選べることから、出力信号の位相を自由に設定できる利点がある。

【0129】(PLL周波数シンセサイザ)図26は、本発明のPLL周波数シンセサイザの実施形態を示す。【0130】図において、数字符号611は参照信号入力端子、612は出力端子、700は位相比較器、701はループフィルタ、702は電圧制御発振器(VCO)、703は所定の分周数の分周器、704は逓倍数N/Mの本発明の逓倍器である。

【0131】本実施形態のPLL周波数シンセサイザ は、基本的なPLL周波数シンセサイザの構成における 分周器と位相比較器の間に、本発明の逓倍器を挿入する ことを特徴とする。このように分周器と位相比較器の間 に周波数変換を目的としてミキサやパルス列発生器を挿 入する試みが報告されている。パルス列発生器を挿入す る試み (参考文献: T. Nakagawa and T. Ohira, "A pha se noise reduction technique for MMIC frequency sy 20 nthesizers that uses a new pulse generator LSI," I EEE Trans. Microwave Theory Tech., vol. 42, no. 1 2, pp. 2579-2582, Dec. 1994.) では、分周器と位相比 較器との間にパルス列発生器を挿入することで、周波数 ステップを細かく保持したままで、基準周波数のみを高 くし、位相雑音を低減化することに成功している。しか しながらパルス列発生器を挿入する試みでは、挿入パル ス間の時間間隔の整数倍が分周器の周期に一致していな い場合にはスプリアスを生じる。このため、挿入パルス 列の時間間隔を調整する必要があった。

【0132】これに対して、本発明の逓倍器は無調整で等間隔のパルスを出力するので、これを用いた本実施形態のPLL周波数シンセサイザは、出力にスプリアスを生じることなしに、基準周波数をN/M倍高くでき、位相雑音を低減化できる。また、本実施形態ではループフィルタ701の帯域を広げても、基本的なPLL周波数シンセサイザの構成で達成できる位相雑音特性を維持できるため、高速周波数切り換えが可能である。

[0133]

【発明の効果】以上説明したように、本発明のプログラマブル遅延発生器は、遅延時間を決定するためのランプ波電圧および閾値電圧を同一構成の回路で発生させることができるので、遅延時間の絶対値の調整が不要である。また、ランプ波電圧および閾値電圧をそれぞれ独立に設定できるので、分子分母の両者が設定可能な分数の遅延時間を発生させることができる。さらに、ランプ波発生回路および閾値電圧発生回路の動作が外部クロックに同期しているので、遅延時間の絶対精度を向上させることができる。

【0134】本発明の周波数シンセサイザは、本発明の

プログラマブル遅延発生器を使用してアキュムレータの 出力パルスの位相補間を行うことにより、無調整で低ス プリアスな出力信号を発生させることができる。また、 本発明の周波数シンセサイザは、ROMを用いる通常の ダイレクトディジタルシンセサイザと比較して、低消費 電力および高周波数動作が可能である。

30

【0135】本発明の逓倍器は、本発明のプログラマブル遅延発生器を使用して入力信号の周期よりも短い間隔でパルスを発生させることにより、無調整で低スプリアスな出力信号を発生させることができる。遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があってもスプリアス特性が悪化しない効果がある。本発明の逓倍器は、素子の非線形成を利用した従来の逓倍器と比較してフィルタが不要であり、フィルタなしで多段接続が可能である。このことは被逓倍信号の周波数範囲の拡大や、回路規模の縮小に効果がある。また本発明の逓倍器と比較して、回路数シンセサイザを用いた従来の逓倍器と比較して、回路規模が小さく、低消費電力である特徴がある。

【0136】本発明のデューティ比変換回路は、本発明のプログラマブル遅延発生器を出力信号のパルス幅を決定する手段として用いることにより、無調整で精度の良いデューティ比に変換できる。遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、回路定数の設定値からのずれや、電源電圧の変動があっても、出力のデューティ比の設定値からのずれを引き起こさない効果がある。また、遅延発生器に、本発明のプログラマブル遅延発生器を用いることは、入力するパルス信号の周波数を変化させても無調整で希望のデューティ比が得られる効果がある。

【0137】本発明のPLL周波数シンセサイザは、本発明の逓倍器を従来のPLL周波数シンセサイザの分周器と位相比較器の間に挿入することにより、従来と同じステップ周波数を実現しながら逓倍器の逓倍比に比例した高い周波数の参照信号を使用することができる。参照信号の周波数を高くできることは、従来技術と同程度の位相雑音特性を保ちながら、高速セトリング、高速周波数切り換えが可能になる効果がある。また、従来技術と40 同程度の周波数切り換え時間を実現しながら、低位相雑音化が可能になる効果がある。本発明のPLL周波数シンセサイザは、逓倍器の低スプリアス性の利点がそのまま生かされ、無調整で低ジッタ、低スプリアスな出力信号を得ることが可能である。

【図面の簡単な説明】

50

【図1】本発明のプログラマブル遅延発生器の第1の実 施形態を示すブロック図。

【図2】プログラマブル遅延発生器の第1の実施形態の 動作例を示すタイムチャート。

【図3】本発明のプログラマブル遅延発生器の第2の実

(17)

`31

施形態を示すブロック図。

【図4】プログラマブル遅延発生器の第2の実施形態の 動作例を示すタイムチャート。

【図5】本発明の周波数シンセサイザの第1の実施形態 を示すブロック図。

【図6】アキュムレータ40Aの動作原理を説明する

【図7】周波数シンセサイザの第1の実施形態の動作例 を示すタイムチャート。

【図8】周波数シンセサイザの第1の実施形態の実験結 10 40A、40B、40C アキュムレータ 果を示す図。

【図9】実験結果における出力信号スペクトルを示す

【図10】本発明の周波数シンセサイザの第2の実施形 態を示すブロック図。

【図11】本発明の周波数シンセサイザの第3の実施形 態を示すブロック図。

【図12】従来のプログラマブル遅延発生器の構成例を 示すブロック図。

【図13】従来のプログラマブル遅延発生器の動作例を 20 85 ラッチ 示すタイムチャート。

【図14】本発明の逓倍器の第1の実施形態を示すブロ ック図。

【図15】逓倍器の第1の実施形態の動作例を示すタイ ムチャート。

【図16】本発明の逓倍器の第2の実施形態を示すブロ ック図。

【図17】 逓倍器の第2の実施形態の動作例を示すタイ ムチャート。

【図18】本発明の逓倍器の第3の実施形態を示すブロ 30 301 クロック入力端子 ック図。

【図19】逓倍器の第3の実施形態の動作例を示すタイ ムチャート。

【図20】本発明のデューティ比変換回路の第1の実施 形態を示すブロック図。

【図21】デューティ比変換回路の第1の実施形態の動 作例を示すタイムチャート。

【図22】本発明のデューティ比変換回路の第2の実施 形態を示すブロック図。

【図23】デューティ比変換回路の第2の実施形態の動 40 503、503a、503b 電流スイッチ 作例を示すタイムチャート。

【図24】本発明のデューティ比変換回路の第3の実施 形態を示すブロック図。

【図25】デューティ比変換回路の第3の実施形態の動 作例を示すタイムチャート。

【図26】本発明のPLL周波数シンセサイザの実施形 態を示すプロック図。

【符号の説明】

10A、10B ランプ波発生回路

20A、20B 閾値電圧発生回路

11、21 データセレクタ

12、22 ラッチ

13、23 電流スイッチアレイ

14、24 スイッチ

15、25 容量

16、26 電流スイッチ

17、27 分圧器

31 コンパレータ

32 ワンショット

41A、41B、41C 加算器

42A、42B、42C ラッチ

50A、50B、50C データ変換回路

60A、60B、60C 制御回路

70 プログラマブル遅延発生器

81 トリガ回路

82 電流源

83 容量

84 スイッチ

86 D/A変換器

87 コンパレータ

88 ワンショット

101 S側イネーブル信号入力端子

102 設定データS入力端子

103 S側リーク信号入力端子

201 K側イネーブル信号入力端子

202 設定データK入力端子

203 K側リーク信号入力端子

302 出力信号出力端子

401 リーク信号入力端子

402 トリガ信号入力端子

403 ラッチ信号入力端子

404 設定データ入力端子

405 出力信号出力端子

500、500a、500b 分配回路

501、501a、501b 電流スイッチ

502、502a、502b 電流スイッチ

504a 電流スイッチ

505、505a、505b 電流スイッチ

506、506a 電流スイッチ

507、507a、507b 電流スイッチ

508a 電流スイッチ

509、509a、509b 容量

510、510a、510b 容量

511、511a、511b 容量

512a 容量

50 513、513a、513b 容量


33	(18)	特開平11-284497
		34
514、514a 容量 515、515a、515b 容量		572a 容量 573、573a スイッチ
516a 容量		574, 574a 27495
510a 谷里 517、517a、517b スイッチ		575a スイッチ
517, 517a, 517b A497 518, 518a, 518b A49F		576、576a スイッチ
519、519a、519b スイッチ		577, 577a スイッチ
520a スイッチ		578a スイッチ
521、521a、521b スイッチ		579、579a スイッチ
5 2 2 、 5 2 2 a スイッチ		580、580a スイッチ
523、523a、523b スイッチ	10	581a スイッチ
5 2 4 a スイッチ		582、582a スイッチ
525、525a、525b コンパレータ		583、583a スイッチ
5 2 6 、5 2 6 a 、 5 2 6 b コンパレータ		584a スイッチ
527a コンパレータ		585、585a コンパレータ
528、528a、528b コンパレータ		586a コンパレータ
529、529a コンパレータ		587、587a コンパレータ
530a コンパレータ		588a コンパレータ
5 3 1 、 5 3 1 a 、 5 3 1 b パルス幅調整回路		589、589a パルス幅調整回路
5 3 2 、 5 3 2 a 、 5 3 2 b パルス幅調整回路		590、590a パルス幅調整回路
5 3 3 a パルス幅調整回路	20	591、591a パルス幅調整回路
5 3 4 、 5 3 4 a 、 5 3 4 b パルス幅調整回路		592、592a パルス幅調整回路
5 3 5 、 5 3 5 a パルス幅調整回路		593, 593a D-FF
5 3 6 a パルス幅調整回路 5 0 7 5 0 7 5 0 7 D D D D D D D D D D D D D D D D D D		594a D-FF
537、537a、537b D-FF		595, 595a D-FF
538, 538a, 538b D-FF 539a D-FF		596a D-FF 597, 597a SR-FF
540, 540a, 540b D-FF		598, 598a SR-FF
541, 541a D-FF		599, 599a OR F-1
542a D-FF		600、600a、600b 被逓倍信号入力端子
543、543a、543b ORゲート	30	601、601a、601b 出力端子
544、544a、544b ワンショット・マルチバ		602 パルス信号入力端子
イブレータ		603 出力端子
5 5 0 逓倍器		604、604a パルス信号入力端子
551 T-FF		605、605a 出力端子
560、560a 分配回路		606 設定データK入力端子
561、561a 電流スイッチアレイ		607 設定データS入力端子
562、562a 電流スイッチアレイ		608 設定データK1入力端子
563a 電流スイッチアレイ		609 設定データK2入力端子
564、564a 電流スイッチアレイ		610 設定データS入力端子
565、565a 電流スイッチアレイ	40	611 参照信号入力端子
566a 電流スイッチアレイ		612 出力端子
567、567a 容量		700 位相比較器
568、568a 容量		701 ループフィルタ
569a 容量		7 0 2 V C O
570、570a 容量 ·-		703 分周器

704 逓倍器

571、571a 容量

【図1】

【図6】



7キュムレータ40Aの動作原理

8

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0


0</

【図2】


【図4】


プログラマブル遅延発生器の第1の実施形態の動作例

プログラマブル遅延発生器の第2の実施形態の動作例



周波数シンセサイザの第1の実施形態の実験結果







【図3】


【図9】

実験結果における出力 号スペクトル






【図5】




【図10】




【図7】

周波数シンセサイザの第1の実施形態の動作例




【図11】

本発明の周波弦シンセサイザの第3の交適形図




【図13】

従来のプログラマブル遅延発生器の時作例




【図17】




【図12】


従来のプログラマブル超延発生器の似成例




【図15】




【図19】




【図21】




【図14】




【図16】




【図18】






【図22】



参照信号 位相 ループ VCO 出力 VCO 611 700 701 702 612 704 703

[図24]



フロントページの続き

(72)発明者 山岸 明洋

東京都新宿区西新宿三丁目19番2号 日本電信電話株式会社内